Mengikuti Konferensi IC3INA 2014

بسم الله الرحمن الرحيم

Berencana Mengikuti Konferensi IC3INA 2014

بسم الله الرحمن الرحيم

Setelah tahun lalu saya publish sebuah paper tentang desain VLSI iteratif untuk square root algorithm, kali ini saya coba sajikan versi desain yang relatif lebih menarik, yaitu versi paralelnya. Secara sederhana, dengan versi paralel ini, desain akan bebas dari penggunaan register dan desain memiliki sub-bagian homogen. Sehingga, dia cocok untuk kebutuhan integrasi desain berkompleksitas rendah, cepat, dan yang memiliki kemungkinan perlu penambahan pipeline untuk speed boosting.

Konferensi yang ingin saya ikuti kali ini adalah The 2014 International Conference on Computer, Control, Informatics, and Its Application (IC3INA 2014). Acara ini diorganisasikan oleh LIPI dan akan diadakan di Hotel Aston Tropicana Bandung, Indonesia pada tanggal 21-23 Oktober 2014. Alasan mengapa ingin ikut di sini adalah :  (1) IEEE indexed dan (2) lokasi dekat, sehingga tidak banyak membuang waktu, hehehe. 

Alhamdulillah, setelah direview, dinilai baik "good" dan sekarang sedang saya siapkan Camera Ready Version-nya. Semoga bermanfaat. Aamiin.

Berencana Mengikuti Seminar FORTEI 2014

بسم الله الرحمن الرحيم

Beberapa minggu lalu, kami mendapat tugas proyek akhir pada kuliah Nanoelektronika untuk mendesain, menyimulasikan, dan menganalisis perilaku parallel double quantum dots. Apa itu quantum dot? Bisa dibaca di link ini. Pada prinsipnya, elektron yang biasanya dimanfaatkan secara masif dalam bentuk arus yang besar, diganti dengan jumlah elektron yang sedikit. Dari sana lah, ide quantum dot muncul. Elektron dikurung sehingga dia bergerak dalam dimensi yang sangat kecil, sehingga pergerakkannya bisa memunculkan efek kuantum yang dominan. Di sana, quantum dot akan bisa dihasilkan. Untuk menghasilkan quantum dot secara praktikal, maka dibutuhkan konsep confinement yang sesaui. Salah satunya adalah dengan konsep Single Electron Transistor (SET). Nah, pada pada tugas proyek akhir ini, kami ditugaskan mendesain, menyimulasikan, dan menganalisis perilaku 2 buah quantum dot yang dibentuk dari 2 buah SET paralel.

Dosen kami meminta agar hasil dari riset tadi dipublikasikan di seminar nasional FORTEI 2014.

Maka, kami submit paper tadi ke sana dan tinggal menunggu, diterima ataukah tidak. Berikut adalah judul dan abstraknya.

Design, Simulation, and Analysis of Parallel Double Quantum Dots by using SIMON Software

Abstract–  In this research, we present  experimental studies  of 

Parallel Double Quantum Dots (DQD)  that use Single Electron 

Transistor concept (SET). These  experimental studies  are  using 

SIMON software. We  design the equivalent circuit of the parallel 

DQD and then simulate several  scenarios  for different parameters; 

such as different coupling capacitances, various gate voltage, and 

different thermal condition. Focus of our experiments are to study 

and analyize the effects of tunnel junction capacitance, effects of 

gate voltage,  design stability, effects of mutual capacitance CM, and 

effects of temperature  variations. Results of the research are 

reserved. 

Keywords– Parallel Double Quantum Dots, SET, SIMON. 

UPDATE : 24 Mei 2014
Alhamdulillah, setelah di review, paper ini diterima untuk dipresentasikan di Seminar FORTEI 2014. Tinggal menunggu hari dan jam berapa jadwal presentasinya. Semoga bermanfaat, aamiin ...

Berencana Mengikuti Konferensi ICoICT 2014

بسم الله الرحمن الرحيم

Sudah lama tidak mengisi blog, pingin isi lagi hehe. Beberapa minggu kemarin saya mencoba submit paper yang baru saja saya buat ke Konferensi Internasional ICoICT 2014 (http://www.icoict.org).

Alhamdulillah, setelah direview oleh reviewer, langsung diterima dengan beberapa kritik dan saran tentunya. Untuk kali ini, paper yang saya buat adalah tentang topik yang sudah cukup mature di dunia data error control, yaitu Viterbi Algorithm. Apa itu Viterbi Algorithm, bisa dibaca di link ini yah hehehe. Intinya adalah, data yang dikirim oleh seseorang, akan dikodekan dengan suatu metode convolutional encoding. Hasilnya, biasa disebut dengan istilah codeword. Codeword ini berisi data asli dengan data redundannya, sehingga ketika ditransmisikan dan terjadi error selama transmisi, diharapkan data asli bisa direkonstruksi ulang menjadi data yang benar. Saya coba menawarkan desain VLSI yang sederhana dan configurable sehingga mudah dimodifikasi untuk berbagai ukuran traceback. 

Mengikuti ICISS 2013

بسم الله الرحمن الرحيم

Pada kesempatan kemarin, saya mengikuti sebuah ICT conference yang diadakan oleh STEI ITB di Jakarta, yaitu International Conference on ICT for Smart Society (http://stei.itb.ac.id/iciss2013/). Pada kesempatan tersebut, saya mempresentasikan paper saya yang berjudul "A Novel Fixed-Point Square Root Algorithm and Its Digital Hardware Design" dan "VLSI Design of Parallel Sorter based on Modified PCM Algorithm and Batcher's Odd-Even Mergesort". Alhamdulillah, acara berjalan dengan lancar. Sama seperti harapan saya sebelumnya, semoga acara diskusi, konferensi, dan presentasi karya ilmiah semacam ini tidak hanya untuk kejayaan karir pribadi seseorang, namun semoga menjadi suatu tamasya ilmiah, menyegarkan pikiran dan ide dengan hal-hal baru dan ide-ide baru yang muncul dari riset orang lain. Sehingga bisa bermanfaat baik langsung maupun tidak langsung terhadap pribadi dan masyarakat, dan yang paling penting semoga berkah Allah ada di sana. Aamiin..

Berikut judul dan abstrak paper yang saya submit:

[Paper 1]

A Novel Fixed-Point Square Root Algorithm and Its Digital Hardware Design

Abstract— Square root operation is one of the basic important operation in digital signal processing. It will calculate the square root value from the given input. This operation is known hard to implement in digital hardware because of the complexity of its algorithm. There were many researches related to this topic to obtain the optimum design between area consumption and speed. Regarding this condition, we propose an alternative square root algorithm which is based on two approaches, digital binary input decomposition and iterative calculation. Its fixed-point digital hardware implementation is very simple, low complexity, and resource-efficient. It doesn’t need any correction adjustments and directly produces accurate value of square root result and remainder in (N/2)+1 clock cycles, which N represents the wordlength of input. This design has been synthesized for FPGA target board Altera Cyclone II EP2C35F672C6 and produced good results in resource consumption and speed.  

Keywords— Novel square root algorithm; iterative calculation; fixed-point; simple; low complexity; resource-efficient

[Paper 2]

VLSI Design of Parallel Sorter based on Modified PCM Algorithm and Batcher’s Odd-Even Mergesort 

Abstract— Data sorting is an important process in digital signal processing. There were many researches related to data sorting, two of them were about partition and concurrent merging (PCM)  algorithm and Batcher’s odd-even mergesort network. PCM algorithm will decompose the data in several groups and sort them in two phases, quicksort and mergesort. We captured and modified the idea of PCM algorithm by eliminating unnecessary processes which can be handled directly by Batcher’s odd-even mergesort architecture. VLSI design of this parallel sorter is low complexity. It has 2k+1 clock cycles latency, which k represents the number of iterative steps for each kind of sorter block (odd or even). This design has been synthesized for FPGA Altera Cyclone II EP2C35F672C6 as target board.

Keywords— Parallel sorter; VLSI design; low complexity; modified PCM algorithm, Batcher’s odd-even mergesort 

Berencana Mengikuti ICISS 2013

بسم الله الرحمن الرحيم

Setelah sekian lama disibukkan dengan pekerjaan, alhamdulillah masih sempat oprek-oprek sedikit tentang matematika dan VLSI design. Namanya juga hobi, mungkin dengan oprek-oprek macam inilah yang menjaga otak tetep fresh, hehehe. Hasilnya, ingin diikutkan ke conference ICISS 2013 di Jakarta 13-14 Juni 2013 besok. Sudah lama juga sejak paper terakhir yang saya buat dipresentasikan di international conference. Jadi, sedikit ada rasa kangen untuk membuat karya, menulis paper, lalu mempresentasikan karya. Tidak lupa juga mengenal banyak orang dan mempelajari riset-riset mereka. I miss that moments.

International Conference On ICT For Smart Society 2013 (June 13th and 14th, 2013)

link : http://stei.itb.ac.id/iciss2013/

Alhamdulillah, paper yang saya submit diterima. Topik yang saya buat adalah tentang novel square root algorithm dan implementasi salah satu sorting algorithm. Yah, semoga bisa bermanfaat dan berkah, walau mungkin belum bisa bermanfaat secara langsung dan tidak saat ini, tetap berharap bisa bermanfaat di masa yang akan datang. Aamiin ... 

Jika ada yang berminat ikut, nampaknya harus menunggu tahun depan, karena paper submission-nya sudah tutup. Bagi yang juga berencana ikut dan sudah diterima paper-nya, bolehlah nanti kita ketemu di Jakarta nanti, Insya Allah ...

Alhamdulillah, Karya Jurnal Internasional Pertama

بسم الله الرحمن الرحيم

Alhamdulillahirobbil'alamin...

Atas Karunia Allah SWT, untuk pertama kalinya saya telah memiliki pengalaman untuk menyelesaikan artikel ilmiah untuk diterbitkan di jurnal internasional. Jurnal internasioanal yang menerbitkan adalah ITB Journal. Judul dan abstrak artikel yang saya submit adalah:

A New RTL Design Approach for a DCT/IDCT-Based Image Compression Architecture using the mCBE Algorithm

Rachmad Vidya Wicaksana Putra, Rella Mareta, Nurfitri Anbarsanti & Trio Adiono

IC Design Laboratory, Electrical Engineering, School of Electrical Engineering and Informatics, Institut Teknologi Bandung, Jalan Ganesha 10, Bandung 40132, Indonesia
Email: rachmadvidyawp{at}students.itb.ac.id, rachavidyawp{at}gmail.com

Abstract. In the literature, several approaches of designing a DCT/IDCT-based image compression system have been proposed. In this paper, we present a new RTL design approach with as main focus developing a DCT/IDCT-based image compression architecture using a self-created algorithm. This algorithm can efficiently minimize the amount of shifter-adders to substitute multipliers. We call this new algorithm the multiplication from Common Binary Expression (mCBE) Algorithm. Besides this algorithm, we propose alternative quantization numbers, which can be implemented simply as shifters in digital hardware. Mostly, these numbers can retain a good compressed-image quality compared to JPEG recommendations. These ideas lead to our design being small in circuit area, multiplierless, and low in complexity. The proposed 8-point 1D-DCT design has only six stages, while the 8-point 1D-IDCT design has only seven stages (one stage being defined as equal to the delay of one shifter or 2-input adder). By using the pipelining method, we can achieve a high-speed architecture with latency as a trade-off consideration. The design has been synthesized and can reach a speed of up to 1.41ns critical path delay (709.22MHz).

Keywords: DCT/IDCT architecture; low complexity; mCBE Algorithm; multiplierless; a new RTL design approach

Link terkait bisa dilihat di sini:

http://journal.itb.ac.id/index.php?li=article_detail&id=1072

Pada awalnya saya tidak berpikir kalau artikel ini bisa diterima di jurnal ilmiah, apalagi level internasional. Karena pada awalnya adalah paper hasil riset beberapa bulan yang saya rasa kurang optimal. Lalu, saya submit di Conference ICEEI 2011 (http://stei.itb.ac.id/iceei2011/). Tidak saya sangka, ternyata ITB Journal mengirimkan invitation untuk diperbaiki dan dikembangkan dan di-submit ke ITB Journal. Maka dengan polos dan minim pengalaman, saya perbaiki dan submit lagi ke ITB Journal, sekitar November 2011. Alhamdulillah setelah sekitar setahun dan beberapa kali revisi, artikel ini diterima untuk publish pada September 2012. 

Terima kasih saya haturkan kepada Allah SWT, rekan-rekan Tim Fathanmubina (Ella dan Santi), dan tentunya Pak Trio Adiono sebagai pembimbing, serta rekan-rekan lain yang membantu secara langsung ataupun tidak langsung. Karena ini berkah karunia Allah SWT yang tidak disangka-sangka. Semoga ini bisa menjadi manfaat bagi kita semua. Jika ini adalah cobaan, maka semoga kita bisa semakin mendekatkan diri, bersyukur, dan tunduk kepada Allah SWT. Aamiin. Karena tanpa-Nya, kita tak ada daya apa-apa.

Semangat untuk berkarya lebih banyak lagi dalam bimbingan Allah SWT. Bismillah!

STEI ITB Luncurkan Web Jurnal Sarjana STEI ITB

بسم الله الرحمن الرحيم

STEI ITB pada akhirnya meluncurkan website Jurnal Sarjana STEI (JSSTEI) ITB (http://stei.itb.ac.id/jurnal/index.php). Website ini akan menampilkan jurnal dari mahasiswa STEI ITB. Untuk saat ini, baru ada 1 volume yang diluncurkan, yaitu nomor 1 dan nomor 2, yang masing-masing berisi paper tugas akhir dari sarjana STEI ITB dari wisuda April 2012 dan Juli 2012. Ternyata ada juga tugas akhir saya di sana, alhamdulillah. Semoga bermanfaat, aamiin. Publikasi nomor 3 kemungkinan akan keluar di bulan Oktober 2012 ini insya Allah.

Menurut saya, mungkin STEI ITB ingin mengakomodasi dan menyukseskan program dari DIKTI yang ingin meningkatkan jumlah publikasi ilmiah mahasiswa Indonesia, baik S1, S2, dan S3. Dengan diluncurkannya website ini, tentu jumlah publikasi ilmiah akan bertambah dengan (minimal) relatif konstan dari tahun ke tahun, sejumlah mahasiswa yang diwisuda. Semoga saja, ini bisa menjadi salah satu motivator mahasiswa untuk berkarya dengan baik, walaupun tentu bukan sebagai tujuan utama, hanya sebagai sarana penunjang. Aamiin.

Program DIKTI yang dimaksud bisa diunduh dari sini

http://dikti.go.id/attachments/article/2670/Surat%20Publikasi%20Karya%20Ilmiah.pdf

Di sana dijelaskan bahwa syarat kelulusan program S1/S2/S3 setelah Agustus 2012 adalah:

1. Untuk S1 harus menerbitkan makalah yang terbit di jurnal ilmiah

2. Untuk S2 harus menerbitkan makalah yang terbit di jurnal ilmiah yang terakreditasi DIKTI

3. Untuk S3 harus menerbitkan makalah yang terbit di jurnal internasional.

Mengikuti SITIA 2012

Bismillahirrohmanirrohim

Alhamdulillah, kemarin pagi hingga sore mengikuti acara SITIA 2012 dengan lancar. Ketemu dengan teman-teman lama dari SMA juga. Semoga bermanfaat. Aamiin.

Rangkaian acaranya adalah sebagai berikut:

07.30 - 08.00 Registration

08.00 - 08.15 Opening Ceremony
08.15 - 08.20 Greeting from Chairman 13th SITIA
08.20 - 08.30 Greeting from Head of Electrical Engineering Department
08.30 - 08.40 Greeting from Rector of ITS
08.40 - 09.15 Keynote Speaker 1 - A Suggestion of Eco Friendly City Using the New and Renewable Energy. - Han Shik Chung (Head of Institute of Marine Industry. Gyeongsang National University, Korea)
09.15 - 09.50 Keynote Speaker 2 - Prof Er Meng Joo (Nanyang Technology University)
09.50 - 10.10 Coffee Break
10.10 - 10.40 Keynote Speaker 3 - Dr. Dedet Candra Riawan, ST., M.Eng.
10.40 - 12.25 Poster Session
12.25 - 13.30 Lunch
13.30 - 15.00 1st Parallel Session
15.00 - 15.30 Coffee Break
15.30 - 17.00 2nd Parallel Session
17.00 - 17.15 Closing

Gedung Teknik Elektro ITS

SITIA 2012 - Beberapa Paper dari ITB

Bismillahirrohmanirrohim

Hanya ingin menulis setelah lama tak menulis di blog :).
Masih dari SITIA 2012, berikut paper dari ITB yang menjadi partisipan:


Near Field Communication (NFC) Protocol Using Tag for Secure Mobile Payment. Emir Husni, Kuspriyanto, Noor Cholis Basjaruddi, Tito Purboyo, Sugeng Purwantoro, Huda Ubaya. School of Electrical Engineering and Informatics - Institut Teknologi Bandung.


Pengembangan Algoritma Enkripsi Selektif Citra dalam Ranah Spasial dengan Mode CBC-like Berbasiskan Chaos. Rinaldi Munir. Sekolah Teknik Elektro dan Informatika - ITB.


Pengkodean Citra Retina Warna Optimal berbasis Entropi. Agung W. Setiawan, Andriyan B. Suksmono, Tati R. Mengko, Oerip S. Santoso. KK Teknik Biomedika - STEI - ITB.


Reconfiguration of OpenSPARC T1 8-Cores Processor to Low-Cost Single-Core Processor. Rachmad Vidya Wicaksana Putra, Trio Adiono. Electrical Engineering - Institut Teknologi Bandung.


Study on RFID Implementation Strategy for Vehicle Detection and Navigation Systems with Map Matching. Agung Harsoyo, Yus Sholva. School of Electrical and Informatics Engineering - Bandung Institute of Technology.

Paper Accepted, Alhamdulillah

Bismillahirromanirrohim

Terakhir saya posting tentang konferensi SITIA 2012. Alhamdulillah kemarin baru saja dapat kebar kalo paper saya diterima, alhamdulillah. Terlebih lagi, tanpa revisi. Jadi tak usah repot-repot merevisi :). Berikut potongan kalimatnya:

Dengan hormat,

Kami memberitahukan bahwa paper saudara dengan judul :

Reconfiguration of ---blablabla (Rachavidya, Trio Adiono)

diterima tanpa revisi serta dapat dipresentasikan pada 13th Seminar on Intelligent Technology and Its Application yang diadakan di kampus Jurusan Teknik Elektro ITS tanggal 23 Mei 2012. Kami mengucapkan terima kasih atas partisipasi dan kerja sama Saudara.

Semoga hal ini tidak menjadi aktivitas sia-sia dan bisa diarahkan untuk ibadah, aamiin, Insya Allah.
Mari bersama-sama membuat hidup menjadi hidup secara sempurna!

Berikut ayat motivasi bagi kita yang beriman:

QS. 2:28

Mengapa kamu kafir kepada Allah, padahal kamu tadinya mati, lalu Allah menghidupkan kamu, kemudian kamu dimatikan dan dihidupkan-Nya kembali, kemudian kepada-Nya-lah kamu dikembalikan?

SITIA 2012

Bismillahirrohmanirrohim

Alhamdulillah, Tugas Akhir S1 pun beres.
Waktunya mengerjakan dan berkarya pada hal baru.
Salah satu hasil dari TA adalah paper.
Karena diminta oleh dosen pembimbing untuk memasukkan ke conference SITIA 2012, maka saya pun mempersiapkannya. Semoga paper ini diterima dan bisa bermanfaat untuk pendidikan, terutama di Indonesia.
Aamiin..

Bagi yang tertarik mengikuti, silahkan buka link di bawah ini.
SITIA 2012 :  http://sitia-its.org/

Walaupun tidak di-index IEEE, tapi bagus untuk isu nasional. :)

Pengalaman di ICEEI 2011 (International Conference on Electrical Engineering and Informatics) di ITB

Bismillahirrohmanirrohim

Pengalaman di ICEEI 2011 (International Conference on Electrical Engineering and Informatics)
http://stei.itb.ac.id/iceei2011

Hari I
- Registrasi : Dapet Conference's Kit

 

- Makan-makan :D

Hari II
- Saya presentasi : Alhamdulillah lancar :D

The Efficient mCBE Algorithm and Quantization Numbers for Multiplierless and Low Complexity DCT/IDCT Image Compression Architecture

Authors: Rachmad Vidya Wicaksana Putra, Rella Mareta, Nurfitri Anbarsanti, Trio Adiono

- Conference Dinner : Makan-makan sambil menikmati pertunjukan dan ngobrol2

Hari III
- Penutupan